首页> 外文OA文献 >Design of Dual Dynamic Flip-Flop with Featuring Efficient Embedded Logic for Low Power Cmos Vlsi Circuits

【2h】

Design of Dual Dynamic Flip-Flop with Featuring Efficient Embedded Logic for Low Power Cmos Vlsi Circuits

机译：用于低功耗Cmos Vlsi电路的高效嵌入式逻辑双动态触发器设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Adhiyaman P1; Surya.S2 Narasimhan.C;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design of Dual Dynamic Flip-Flop with Featuring Efficient Embedded Logic for Low Power Cmos Vlsi Circuits [J] . Adhiyaman P, Surya.S, Narasimhan.C International Journal of Engineering Research and Applications . 2014,第3期

机译：具有低功耗Cmos Vlsi电路的高效嵌入式逻辑的双动态触发器设计
2. Low-Power Dual Dynamic Node Pulsed Hybrid Flip-Flop Featuring Efficient Embedded Logic [J] . Absel, K., Manuel, IEEE transactions on very large scale integration (VLSI) systems . 2013,第9期

机译：具有高效嵌入式逻辑的低功耗双动态节点脉冲混合触发器
3. CMOS VLSI Design of Low Power Comparator Logic Circuits [J] . K.S.S.K. Rajesh, S. Hari Hara Subramani, V. Elamaran Asian Journal of Scientific Research . 2014,第2期

机译：低功耗比较器逻辑电路的CMOS VLSI设计
4. Power efficient dual dynamic flip-flop design featuring embedded logic using CMOS technology [C] . Tirpude Sonal D., Karule P.T. International Conference on Communications and Signal Processing . 2015

机译：高效节能的双动态触发器设计，具有采用CMOS技术的嵌入式逻辑
5. Low-power digital CMOS VLSI circuits and design methodologies. [D] . Khellah, Muhammad M. 1999

机译：低功耗数字CMOS VLSI电路和设计方法。
6. Accurate dynamic power estimation for CMOS combinational logic circuits with real gate delay model [O] . Omnia S. Fadl, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, 2016

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
7. CMOS VLSI Design of Low Power Comparator Logic Circuits [O] . K.S.S.K. Rajesh, S. Hari Hara Subramani, V. Elamaran 2014

机译：CMOS VLSI低功率比较逻辑电路设计
8. Bulk CMOS VLSI Technology Studies. Part 1. Scalable CMOS Design Rules. Part 2. CMOS Approaches to PLA (Programmable Logic Array) Design [R] . Trotter, J. D., Naini, A. K. R. 1985

机译：批量CmOs VLsI技术研究。第1部分：可扩展CmOs设计规则。第2部分pLa（可编程逻辑阵列）设计的CmOs方法

Design of Dual Dynamic Flip-Flop with Featuring Efficient Embedded Logic for Low Power Cmos Vlsi Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅