アナデジ混載システムにおけるチップ，パッケージ，ボードの微小ノイズ設計／検証技術開発

摘要

あらまし　近年，アナデジ混載システムにおいて，電源系，信号系のディジタルノイズがチップ，パッケージ， ボードを介してノイズに敏感なアナログブロックに伝わり，システムの特性を劣化させるケースが出てきている．特に画像処理用LSIを搭載したディジタルテレビシステムにおいては，高画質化が急激に進んでおり，例えば現状主流である10ビットADC（Analog－DigitalConverter）の分解能では不足で12ビット精度のADCが必要となってきており，その際，0．24mV以下の微小ノイズに対する対策が必要になる．本論文では，今後も高精度化の要求が続くと予想されるADCを対象とし，このようなADCを搭載するアナデジ混載システムを実現するために開発したチップ，パッケージ，ボードの微小ノイズ設計／検証技術について述べる．また，本技術の安当性を確認するために行ったTEGチップによる検証，及び実測についても述べる．不要電磁放射（EMI）問題の原因究明に広く使われている近傍磁界分布を微小ノイズ設計／検証に活用している．