模数混合信号系统级芯片的测试与可测性设计研究

摘要

随着芯片规模的不断扩大，设计和制造过程中所产生的各种问题都导致芯片测试的难度和成本越来越高，传统的测试模型和测试方法显得难以胜任，测试开销急遽增加。在模拟及混合信号电路领域，由于电路形式及处理信号的独特性，测试理论相对落后，测试难度更大。尤其是当前，SOC系统设计和深亚微米工艺都带来了新的问题，测试正逐渐成为设计的瓶颈，研究人员今后要花更多的精力到如何降低测试成本上。基于以上考虑，本文从如何有效提高测试性能、减轻对自动测试设备（ATE）的依赖和要求以及系统级芯片的可测性这一角度来研究模数混合信号系统芯片的测试。 首先，根据集成电路通用测试流程，对比分析了混合信号测试流程，在测试模拟、模型的建立、测试算法的生成等方面进行了初步的分析，并且讨论了数模混合信号系统的高层次建模问题，明确了混合信号系统进行高层次可测性综合是解决系统级芯片测试问题的发展方向。然后本文研究了可测性设计的方法，包括针对数字系统以及模数混合信号系统的边界扫描测试、扫描测试和内建自测试等，应用FPGA实现了内建自测试的测试向量发生器、被测内核和特征分析器，仿真结果表明了该方法的正确有效和快速性。接着以Sigma Delta A/D转换器为例，介绍了模数混合信号测试的方法和可测性设计，在分析了Sigma Delta调制器的各个参数噪声模型的基础上，提出了一个更为一般的噪声模型，仿真结果证明，提出的模型可以得到比原来模型更为精确的结果。之后分析了混合信号的BIST结构，所改进的基于Sigma Delta调制的信号发生器，不仅可以产生精确的模拟激励信号，而且可以并发产生数字的参考信号，节省了电路开销。最后还介绍了SOC测试核的研究和智能集成电路及PCB测试仪器的软硬件设计。总之，低测试代价和高故障覆盖率的混合信号芯片的可测性设计方法将是系统级芯片进一步发展的要求和保障。