エラートレラントアプリケーションのための論理回路簡単化における必須割当てを利用した許容故障判定法

摘要

エラートレラントアプリケーションは，特定のLSIシステムの誤差(誤り)を許容することが可能なアブリケーションである.エラートレラントアプリケーションを対象とした論理LSIを設計する際に，許容できる誤差を予め考慮して論理簡単化法を行う方法が考えられている[10-12].この簡単化法の1つに，故障の許容性に基づいて削減すべき部分回路を特定する手法[12]があるが，許容故障の判定に閾値テスト生成を行う必要があるため許容性判定時間の増加が問題となる.本研究では，非許容故障を検出するための必須割当てを利用した許容故障判定法を提案する.多重許容故障と必須割当てに関する3つの性質について議論した後，含意操作を用いて一部の許容故障を判定するアルゴリズムを示す.このアルゴリズムは含意操作のみに基づいているため，閾値テスト生成を行うよりも高速に故障の許容性を判定することができる.ベンチマークに対する計算機実験結果は提案許容性判定アルゴリズムが処理時間の短縮に貢献できることを示す.%In error tolerant applications, some specific errors, which are of certain types or have severities within certain limits, of LSIs for such applications are tolerable. In this paper, we focus on logic optimization of circuits for error tolerant applications [10-12]. In the previous method[12], to identify removable portions of a logic circuit, the acceptability of stuck-at faults in the circuit is checked by utilizing a threshold test generation algorithm, even though this acceptability identification is time-consuming. To accelerate this acceptability identification, we propose an acceptability identification procedure based on necessary assignments requires for detecting unacceptable faults. Discussing the relationship between multiple acceptable faults and necessary assignments, we present an algorithm, which is faster than the test-generation-based previous algorithm, to check the acceptability of faults with an implication procedure. Experimental results show that the proposed algorithm can reduce the computation effort to identify acceptable faults.