首页> 中文期刊> 《昌吉学院学报》 >关于同步时序逻辑电路设计中'状态简化'方法的探索

关于同步时序逻辑电路设计中'状态简化'方法的探索

             

摘要

作者根据多年教学经验提出一种在同步时序逻辑电路的设计过程中"通过直接观察电路必须记忆的各个状态所产生的效果而合并状态"进行"状态简化"的方法.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号