...
机译:混合CMOS /纳米器件数字存储器的运行时数据相关缺陷容限
Rensselaer Polytech. Inst., Troy;
CMOS memory circuits; logic design; memory architecture; nanoelectronics; conditional bit-flipping technique; data defect; error control codes; hybrid CMOSanodevice digital memories; memory defect; memory redundancy overhead; memory system design; run-time data-defect matching; run-time data-dependent defect tolerance; run-time matching; storage capacity; CMOS; defect tolerance; digital memory; nano device;
机译:混合CMOS /纳米器件数字存储器的缺陷和暂态容错系统设计
机译:Cmos / Nanodevice数字存储器的高效容错系统设计
机译:Cmos / Nanodevice数字存储器的高效容错系统设计
机译:具有紧密集成的存储器和逻辑功能的混合CMOS /纳米器件电路
机译:混合CMOS /纳米器件电路的数字架构。
机译:具有混合CMOS /忆阻器电路的Hopfield网络模数转换器的建模和实验演示
机译:标记修复技术,用于混合纳米/ CMOS体系结构中的缺陷容忍度
机译:混合Josephson-CmOs随机存取存储器与Josephson数字电路的接口。