机译:透明锁存电路的统计时序验证
Monte Carlo methods; flip-flops; graph theory; high-speed integrated circuits; integrated circuit design; statistical analysis; Monte Carlo simulation; clock-skew variations; cycle-breaking technique; data delay variations; heuristic algorithm; statistical check; st;
机译:具有减少的迭代和图变换的闩锁控制电路的统计时序分析
机译:透明锁存电路的分级优化
机译:锁存同步系统的有效时序验证
机译:通过结构图遍历对透明锁存电路进行统计时序验证
机译:PD-SOI电路的时序验证
机译:复制定时网络揭示了转录调控电路与复制定时控制之间的联系
机译:采用串扰的时序验证,用于透明锁存电路