机译:HDRL:用于DPA抗攻击性安全电路设计的同质双轨逻辑
Department of Computer Science, University of California, Irvine, Irvine, CA, USA;
DPA; power analysis; side-channel attacks;
机译:针对DPA抗攻击性安全电路设计的同质双轨逻辑颁发的专利
机译:耐DPA的安全集成电路的绝热动态微分逻辑设计
机译:用于DPA电阻电路的安全差分逻辑门的优化设计方法
机译:双轨预充电逻辑基于DPA抗性电路设计的静态定时分析
机译:IDPAL-绝热节能逻辑家族:安全计算的理论与应用。
机译:平均输出极化数据集用于表示温度对QCA设计的可逆逻辑电路的影响
机译:用于DPA抗性电路的安全差分逻辑门的优化设计方法
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计