机译:沟槽晶体管DRAM单元中的泄漏机制
机译:具有三端栅极控制二极管的低于50 nm凹沟道型DRAM单元晶体管的漏电流机制
机译:沟槽电容器DRAM单元中的带间隧道漏电流分析
机译:使用金属屏蔽嵌入式浅沟槽隔离(MSE-STI)的高性能单元晶体管设计,用于Gbit代DRAM
机译:用于千兆位DRAM的直线沟道隔离和沟道栅晶体管(SLIT)单元
机译:关于使用堆叠晶体管的3.3v / 5v低泄漏高温数字单元库的建议。
机译:β细胞代谢-分泌-偶联偶联受损的新机制:泄漏导致胞浆三磷酸腺苷损失
机译:AlGaN / GaN异质结构场效应晶体管中的电流崩溃和栅极泄漏电流的机制