首页> 外文期刊>IEEE Transactions on Electron Devices >Comparisons of Design and Yield for Large-Area 10-kV 4H-SiC DMOSFETs
【24h】

Comparisons of Design and Yield for Large-Area 10-kV 4H-SiC DMOSFETs

机译:大面积10kV 4H-SiC DMOSFET的设计和良率比较

获取原文
获取原文并翻译 | 示例
获取外文期刊封面目录资料

摘要

Three large-area 10-kV 4H-SiC DMOSFET designs are compared with respect to their design, die area, breakdown yield, and ON-state yield. The largest of these DMOSFETs had 0.62 $h
机译:比较了三种大面积10kV 4H-SiC DMOSFET设计的设计,芯片面积,击穿良率和导通状态良率。这些DMOSFET中最大的一个为0.62 $ h

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号