...
机译:热载体应力期间栅极 - 全面纳米线MOSFET中DIBL的时间演变
IIT Delhi Dept Elect Engn New Delhi 110016 India;
IIT Delhi Dept Elect Engn New Delhi 110016 India;
IMEC B-3001 Leuven Belgium;
IMEC B-3001 Leuven Belgium|Vrije Univ Brussel Dept Elect & Informat ETRO B-1050 Brussels Belgium;
IIT Delhi Dept Elect Engn New Delhi 110016 India;
Drain-induced barrier lowering (DIBL); gate-all-around (GAA); hot-carrier (HC) stress; lateral trap distribution; nanowire (NW) FETs; reliability; SOI;
机译:具有横向单轴拉伸应力轮廓的硅纳米线,用于高电子迁移率全栅MOSFET
机译:热载流子作用下LDD n-MOSFETs随时间的退化
机译:n沟道无结纳米线MOSFET热载流应力后的低频噪声行为研究
机译:局部应力源通过弹性局部屈曲来适应悬浮式全栅Si纳米线nMOSFET中的1.2至5.6 GPa单轴拉伸应力
机译:用于DNA测序的门 - 全部纳米线MOSFET
机译:P型门 - 全面硅纳米线MOSFET的低温传输特性
机译:具有侧向单轴拉伸应力分布的硅纳米线,用于高电子移动栅极 - 全绕MOSFET