机译:基于综合物理基于物理 - 基于电压的基于2-D-Materional的顶面门控肖特基屏障FETS
Nanoelectronic Research and Development Laboratory National Institute of Technology Srinagar Srinagar India;
Nanoelectronic Research and Development Laboratory National Institute of Technology Srinagar Srinagar India;
National Institute of Technology Calicut Kozhikode India;
Universidad de Granada Granada Spain;
TH Mittelhessen University of Applied Sciences Giessen NanoP Germany;
Robert Bosch GmbH Reutlingen Germany;
SPICE; Field effect transistors; Mathematical model; Analytical models; Thermionic emission; Tunneling;
机译:用于数字逻辑的基于物理的III–V FET紧凑模型:电流-电压和电容-电压特性
机译:基于物理的紧凑型模型,由全栅MOSFET中的寄生双极结型晶体管引起的瞬态泄漏电流
机译:掩埋沟道MOSFET的基于物理的短沟道电流-电压模型
机译:SiC功率MOSFET的改进的基于物理的LTSpice紧凑型电热模型,具有实验验证
机译:使用Angelov模型在PSpice中对碳化硅(SIC)垂直结场效应晶体管(VJFET)进行紧凑建模,并使用SIC VJFET模型对PSpice模拟电路构建模块进行仿真。
机译:用于高速开关应用的三层石墨烯纳米带肖特基势垒FET的分析模型
机译:基于二维半导体的横向同源/异谐隧道式隧道FET的紧凑型电流 - 电压模型