机译:用于减小极小尺寸MOSFET的源极/漏极触点的几何设计的计算研究,以降低其寄生电阻
Intel Corp, Components Res, Hillsboro, OR 97124 USA;
Intel Corp, Components Res, Hillsboro, OR 97124 USA;
Intel Corp, Components Res, Hillsboro, OR 97124 USA;
III-V semiconductor materials; germanium; metal-oxide-semiconductor field-effect transistor (MOSFET); parasitic resistance; semiconductor device modeling;
机译:覆盖源极/漏极扩散区的金属硅化物布局对三栅极SOI MOSFET寄生电阻最小化的影响及实用设计指南的建议
机译:关于MOSFET的非对称寄生源极和漏极电阻的DC提取
机译:使用保形映射技术的DG-MOSFET寄生源极/漏极电阻的2D解析计算
机译:精确测量源极和漏极寄生电阻的方法和规模化MOSFET的设计指南
机译:适用于超大规模MOSFET的源/漏工程。
机译:高性能矩形栅极U沟道FET的源极和漏极触点之间只有2nm的距离
机译:使用MOSFET栅极到漏极和漏极 - 源寄生电容的负载独立式-E逆变器设计