机译:MOSFET中与栅极偏置和沟道长度相关的本征和非本征源漏电阻的建模和单独提取
School of Electrical Engineering, Kookmin University, Seoul, Korea;
Drain resistance; MOSFET; extraction; extrinsic; intrinsic resistance; parasitic resistance; source resistance;
机译:利用寄生结电流法分别提取MOSFET中的源极,漏极和衬底电阻
机译:MOSFET中与栅极偏置相关的寄生源极和漏极电阻的建模和提取
机译:间接拟合程序可分离MOSFET参数提取中迁移率降低和源漏电阻的影响
机译:考虑饱和条件下的零温差导通和高漏态源寄生电阻效应的短通道“外部” MOSFET输出特性的分段线性逼近
机译:建模平面和非平面MOSFET的外部电阻和电容
机译:具有位置载流子散射相关性的准弹道漏电流电荷和电容模型对纳米级对称DG MOSFET有效
机译:MOSFET漏极/源电阻的半经验模型