机译:使用改进的FAN算法生成VLSI电路中串扰引起的延迟故障的测试
机译:使用改进的FAN算法生成VLSI电路中串扰引起的延迟故障的测试
机译:低功耗测试VLSI电路中串扰延迟故障的高效多目标遗传算法
机译:高性能VLSI逻辑电路中检测路径延迟故障的测试向量对的特性
机译:数字电路中串扰引起的延迟故障的测试方法
机译:延迟VLSI电路的故障测试。
机译:基于极限学习机的模拟电路故障检测测试生成算法
机译:使用改进的风扇算法在VLSI电路中进行串扰引起的延迟故障的测试
机译:容错系统中的潜在故障和覆盖。一种用于辅助测试生成的VLsI CmOs电路设计技术