机译:高性能VLSI逻辑电路中检测路径延迟故障的测试向量对的特性
机译:高性能VLSI逻辑电路中检测路径延迟故障的测试向量对的特性
机译:通过总剂量识别CMOS电路中引发的逻辑故障的最坏情况测试向量的方法
机译:VLSI电路中路径延迟故障建模与分析的统计方法
机译:基于功能特性的鲁棒路径延迟故障可测试组合电路设计
机译:测试同步数字电路中的路径延迟故障。
机译:基于加速度传感器和有限元模拟驱动支持向量机的轴承故障个性化诊断方法
机译:纳米级VLSI电路工艺变化下的延迟建模故障建模,延迟评估和路径选择
机译:定制LsI / VLsI电路的测试和可测试性的最新评估。第三卷。故障模型分析。