机译:VLSI电路中路径延迟故障建模与分析的统计方法
delay testing; fault modeling and diagnosis;
机译:高性能VLSI逻辑电路中检测路径延迟故障的测试向量对的特性
机译:基于路径延迟分析的组合电路统计建模
机译:VLSI电路的延迟故障模型
机译:VLSI电路中路径延迟故障的建模和分析:一种统计方法
机译:自动诊断数字集成电路中的路径延迟故障。
机译:在对数规模上线性剂量反应模型的荟萃分析中摘要统计的输入作为转换:EURRECA中开发的一种方法
机译:纳米级VLSI电路工艺变化下的延迟建模故障建模,延迟评估和路径选择
机译:定制LsI / VLsI电路的测试和可测试性的最新评估。第三卷。故障模型分析。