机译:纳米级CMOS电路中晶体管级静态时序分析的图形建模
机译:纳米级CMOS电路中晶体管级静态时序分析的图形建模
机译:单变量功率分析攻击利用了用于密码学应用的纳米CMOS VLSI电路的静态耗散
机译:0.8微米BICMOS双极晶体管的预测性最坏情况统计模型:基于过程和混合器件/电路级模拟器的方法
机译:纳米级CMOS电路中晶体管级静态时序分析的图形建模
机译:CMOS电路时序行为的建模和分析。
机译:基于等效电路模型的亚阈值区域CMOS太赫兹等离子体检测器的准静态分析
机译:纳米级CMOS电路中晶体管级静态时序分析的图形建模