机译:对冲和补偿已开发和蚀刻的电路图案的关键尺寸变化的新颖方法,以提高半导体制造的良率
Department of Industrial Engineering & Engineering Management, National Tsing Hua University, 101, Section 2, Kuang Fu Road, Hsinchu 30013, Taiwan, ROC;
Department of Industrial Engineering & Engineering Management, National Tsing Hua University, Hsinchu, Taiwan, ROC;
Department of Information Management, Yuan Ze University, Chungli 32003, Taiwan, ROC;
Critical dimension; Yield enhancement; Tool affinity; Tool dispatching; Feed-forward control; Run-to-run (R2R); Manufacturing intelligence;
机译:使用多目标模糊非线性规划方法提高半导体制造厂的长期产量竞争力
机译:使用多目标模糊非线性规划方法提高半导体制造厂的长期产量竞争力
机译:不同电子散射角度检测到多个SEM图像的半导体器件电路模式的三维结构识别
机译:参数变化下流水线面积约束产量提高的统计方法
机译:先进半导体制造的临界尺寸小角X射线散射计量学评估。
机译:单层二维半导体中横向异质结的图案化阵列
机译:使用后置晶体管失配补偿电路的半导体集成电路的良率和速度提高
机译:用于IC制造阶段逆参数建模的半导体制造和神经网络中增产的神经网络模型