一种提高芯片良率的时序电路缓冲器插入算法

摘要

针对集成电路工艺参数波动影响芯片良率的问题,提出一种提高芯片良率的时序电路缓冲器插入算法.该算法通过蒙特卡罗仿真模拟流片后的芯片,确定时序电路中可插入缓冲器的最佳位置,在保证良率的前提下,降低了面积及成本损耗.算法经过ISCAS89的基准电路和TAU2013的电路进行仿真验证,结果表明插入缓冲器的数量小于等于触发器数量的1％,良率提高高达35.98％.