机译:时钟和数据恢复系统的Bang-Bang锁相环的稳定性分析
Display Solution Development Team, S.LSI Division, Samsung Electronics Co., Ltd., Yongin, Korea;
Circuit stability; Clocks; Delay; Mathematical model; Phase locked loops; Stability analysis; Transfer functions; Bang-bang phase detector (PD) (BPD); clock-and-data recovery; phase-locked loop (PLL); radius of curvature; root locus; stability condition;
机译:具有二阶环路滤波器的Bang-Bang时钟和数据恢复电路中的抖动分析和验证
机译:具有非累积参考时钟抖动的二阶数字Bang-Bang锁相环的输出抖动性能
机译:具有平衡光电检测功能的光电锁相环,用于高速光时分多路复用系统中的时钟恢复
机译:一阶数字Bang-bang锁相环中环路延迟和参考时钟抖动的综合影响
机译:延迟触发器(DFF)的亚稳定性会影响时钟和数据恢复(CDR)以及锁相环(PLL)电路。
机译:用有限元和应变分析对脉冲锁相环脉冲锁相循环系统的脉冲锁相环系统评价
机译:一阶数字Bang-bang锁相环中环路延迟和参考时钟抖动的综合影响
机译:Gps(全球定位系统)NaVsTaRs 3和4铷钟以及NaVsTaR 5和6铯钟的频率稳定性分析