机译:利用芯片的内部配置基础架构替换低速配置总线对FPGA的影响
Univ Ghent ELIS Dept B-9000 Ghent Belgium;
Maxeler Technol Ltd London W6 9JH England;
Design; Performance; FPGA; HPC; partial reconfiguration; block RAM;
机译:药品竞技进注端口,下一代撞击器的内部卷,内外的冲击器和未分离器的几个配置,以及没有预分隔符的Andersen级联撞击器的几种配置
机译:功率分配配置对插电式混合动力城市公交车的燃料消耗和电池退化的影响
机译:使用动态部分重新配置设计下一代FPGA的可重构网络的设计
机译:使用FPGA的配置基础架构,替换低速存储器总线对Maxeler平台的影响
机译:探索有害FPGA配置的性能影响
机译:药品竞技进注端口下一代撞击器的内部卷带有预分隔符的下一代撞击器以及具有和无预分隔符的Andersen级联撞击器的几种配置
机译:在使用FPGA的配置基础架构上替换Maxeler平台上的低速存储总线的影响