FPGA设计中DCM状态位监控的工程应用

摘要

FPGA设计中常使用DCM产生所需的系统时钟,但是需要进一步监控DCM的STATUS状态位.当DCM由于异常而失锁后,程序产生一个高复位信号复位DCM使其重新锁定,提高了系统时钟的可靠性。