薄层高阻硅外延制备工艺研究

摘要

cqvip:轻掺硅外延层/重掺衬底结构作为现代电力电子器件的关键基础材料,其厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关。通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低1个数量级,可以有足够的反应时间爬升到稳定轻掺态。但在特定的应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确。传统外延工艺中电阻率受自掺杂影响,爬升速率缓慢,均匀性始终不能达到预期目标。基于外延掺杂机理,通过设计低温外延生长、基座包硅等多种手段,可有效抑制系统自掺杂干扰,实现了硅外延层厚度不均匀性<1.5%,电阻率不均匀性<2%的研制目标。