科研证明
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
J.E.斯泰恩; 丁丹;
不详;
中国科学院计算技术研究所硕士生;
Verilog语言; 数据通路; 设计效率; 数字计算机; 算术; VLSI; 运算速度; 投放市场; 设计工具; 处理器;
机译:使用Verilog的浮点算术单元
机译:使用Verilog-HDL开发4x4逆矩阵算术电路
机译:关于阅读时间很短的数字计算机商店的讨论,使用饱和晶体管快速传送电路的并行算术单元? ???????,????????具有快速循环时间的铁氧体核心存储系统????????和来自电致发光存储系统的高速光输出信号。 1960年3月1日,在测量与控制科之前
机译:使用算术描述语言的十进制算术电路的形式设计
机译:语言改写和手势支架对语言能力低的一年级学生解决算术单词问题的能力的影响。
机译:第一语言和第二语言中的数字词结构影响算术技能
机译:数字计算机高级算术,算术单元设计
机译:使用IBm 704数字计算机的算术语句的输入程序
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
机译:将条件表达式从非Verilog硬件描述语言转换为Verilog硬件描述语言并同时保留适用于逻辑综合的结构的方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。