退出
我的积分:
中文文献批量获取
外文文献批量获取
Cadence公司 Virtuoso 同步设计 PCB 芯片 系统 封装 协同设计;
机译:芯片封装2.0-用户可定义的芯片引脚封装,用于优化PCB设计
机译:CST与Cadence在PCB,封装协同设计方面的团队
机译:CADENCE VIRTUOSO发布要点
机译:一个5位,0.08mm2面积的闪光模拟到数字转换器在Cadence Virtuoso 180nm上实现
机译:带电设备可以模拟芯片上系统和封装设计中的静电放电故障。
机译:用于无线供电的神经接口系统的薄膜柔性天线和硅CMOS整流器芯片的协同设计方法和晶圆级封装技术
机译:使用45nm技术在Cadence Virtuoso中使用不同乘法器的低功率高速16位算术单元的设计与实现
机译:更新JpL主导的Csp / sIp活动(芯片级封装/系统级封装)
机译:使用接线板完成芯片封装,以实现芯片和PCB之间的稳定电连接
机译:TVS没有更多的枕头这个防打ore枕头被认为是迄今为止开发出的最有效的防打pillow枕头。通过使用全新的方法,我们获得了全新的结果,这是迄今为止普通床枕头设计,尤其是防打ore枕头所没有的其他人可以实现的。
机译:PCB 1w 1W 4 LED一种制造高亮度防水防爆LED器件的方法,该器件通过将多个1w裸芯片串联封装在金属PCB基板上并将1W裸芯片和四根金线连接到并行结构中来制造。左右芯片垫
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。