退出
我的积分:
中文文献批量获取
外文文献批量获取
郭来功;
安徽理工大学,安徽,淮南,232001;
FPGA; 串行接口; VHDL; 格雷码;
机译:基于FPGA的设计Δ-Σ音频D / A转换器,带有分辨率时钟发生器增强电路
机译:高速串行接口的功率和面积高效CMOS时钟/数据恢复电路
机译:基于FPGA的TMR电路中跨多个时钟域的同步技术
机译:基于FPGA的基于PRN的八速率时钟和数据恢复电路的设计
机译:缩小FPGA与ASICS之间的差距:时钟偏移调度在FPGA上的应用。
机译:基于FPGA的高精度时差信息提取方法及其硬件电路的实现
机译:串行接口高速收发器时钟和数据恢复系统的行为模型设计
机译:在基于sRam的FpGa TmR设计中实现冗余与奇异时钟域的易感性。
机译:基于FPGA的设计的最佳时钟频率搜索
机译:生成时钟信号,以实现基于周期的,可重复的基于FPGA的FPGA硬件加速器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。