串行接口

摘要： 树莓派接口丰富,性能可靠,基于Linux系统,以Python作为主流开发工具。在树莓派的Linux环境下采用Python完成浮标跟踪软件的开发,利用串行接口获取卫星定位数据包,通过自定义类对数据进行解析,采用无线网卡结合多线程和定时任务生成文件并传输数据,从而解决了浮标数据遗失的问题。对该系统技术进行分解、学习和综合联调,加深了学生对Python语言理解,并培养了工程技术经验。

摘要： TI公司的TPS53676是双路降压控制器,内置了非易失存储器(NVM)和PMBus^(TM)兼容的串行接口,完全和TI公司的Nex FET^(TM)智能功率级.器件先进的控制特性如D-CAP+^(TM)架构提供了快速瞬态响应,低输出电容和良好的电流共享.器件还提供一种新颖相位交织策略和灵活点火顺序以改善热性能.可调控制输出电压转换速率和电压位置同样支持,此外,器件还支持PMBus通信接口,用以向主系统报告遥测电压,电流,功率,温度和故障条件.

摘要： 里卡多(Ricardo)位于首尔的铁路团队已经完成了对LS Electric LTran IX2型计算机联锁系统的国际安全标准评估,并在全球市场推广。LTran IX2 CBI 520 V型计算机联锁系统是2015年以前获得里卡多认证(Ricardo Certifi cation)批准的产品的升级版,进行多项更改以提高配置灵活性,从而满足更广泛的国内外市场要求。其中包括重新设计的联锁逻辑单元、新增加的以太网接口和用于与相邻CBI连接的串行接口。对软件也进行修改。

摘要： 问题:能否用MCU访问非标准SPI接口?答案:可以,但可能需要做一些额外的努力。简介当前许多精密模数转换器(ADC)具有串行外设接口(SPI)或某种串行接口,用以与包括微控制器单元(MCU)、DSP和FPGA在内的控制器进行通信。控制器写入或读取ADC内部寄存器并读取转换码。SPI的印刷电路板(PCB)布线简单.

摘要： 传统变频控制中,多以PLC的开关量及模拟量控制变频器,无法实现对电机状态的采集,同时也占用PLC外部多数控制点.为了能实现监控电机的各个参数,基于MODBUS-ASCLL协议的通信方式实现三菱FX2NPLC与台达VFD-M系列变频机之间的通信,通过RS-485串行接口进行数据传输,利用上位机监控控制对象的参数.实验结果表明,该控制方式能有效的采集与监控变频器控制参数.

摘要： 图像传感器按照接口数据传输方式可分为并行接口图像传感器和串行接口图像传感器,LVDS接口的图像传感器是串行接口图像传感器的一种,可以提供很高的帧率和抗干扰传输能力。图像传感器的逻辑接口,负责接收传输过来的原始图像数据,并进行解码、时序同步等操作,输出相应分辨率的图像数据,供后续处理或者显示。字对齐操作是指在高速的LVDS串行数据中找到正确的起始采样点,它是将LVDS高速串行数据恢复成低速并行数据的重要步骤,也是后续数据处理的前提条件。针对LVDS接口的Python300图像传感器逻辑接口设计,提出一种自动对齐算法,能够自动寻找LVDS数据中的同步码,完成字节对齐,恢复出正确的数据。

摘要： 介绍了一种基于FPGA的MDDI (mobile display digital interface)数据处理电路设计;基于单片集成AM一OLED驱动控制芯片的设计需求以及并行数据总线在移动显示设备上存在的不足,设计了MDDI数据处理电路;MDDI作为一种高速串行移动显示数字接口标准,具有连线数量少,信号传输可靠性高,低功耗等特点,广泛应用于移动显示终端领域;所设计的MDDI Type2主端数据处理电路采用两级状态机控制内部电路,主状态机用于控制从状态机的状态切换,从状态机则用于实现MDDI数据的生成;通过加入可配置寄存器,实现对数据包生成和接口模式的控制;采用Verilog语言编写RTL级代码实现MDDI Type2数据处理电路软核;使用Xilinx工具综合的结果表明,该数据处理电路能够支持480-RGB× 320、26万色的AM-OLED显示屏,数据传输速率可达180 Mbps,其性能指标满足系统设计要求.%A single chip Mobile Display Digital Interface (MDDI) data processing circuit was implemented based on FPGA.Based on the requirements of monolithic integrated AM-OLED driver IC and deficiency of parallel data bus in mobile display device,the MDDI data processing circuit is designed.MDDI is a high-speed serial digital interface standard,since it has many advantages such as less signal lines,higher signal transmission reliability,lower power consumption and the simpler circuits,it is widely used in the mobile display terminal.This paper proposes a novel design strategy for MDDI Type2 host data processing circuit to reduce the complexity of the circuit.In this design,the internal circuits are controlled with two-stage state machines.The master state machine is used to control the state switch from the secondary machine,and the secondary machine is used for generating MDDI data.The configurable registers control the packets generated and change the interface mode.RTL code of the MDDI data processing circuit is designed using Verilog to implement the soft-core.The synthesized results by Xilinx tools show that,this data processing circuit can support AM-OLED display with 480-RGB)× 320 resolution and 260k color image data,the maximum transfer rate is 180 Mbps.The performances of the MDDI data processing circuit meet the requirements of system design.

摘要： 针对上海电信云桌面试点项目中营业厅云化部署时存在的外设众多,系统应用兼容性较差的情况,发现、分析并解决问题.对云桌面定义及其实现方式进行描述.将传统PC机与TC(瘦客户)机的功能特点进行比较,指出两者的差异.对两者差异所导致的云化过程中的外设问题和系统问题展开讨论.对整个实战过程进行总结,展望云桌面技术的发展前景.

摘要： 基于在实际的工作中,所接触的接口类型较多,往往在进行试验测试时会比较困难,但其他复杂的接口均可以转换为串行接口进行测试.本文主要是介绍了一种基于FPGA的串行接口电路的设计,在软件方面,使用VHDL语言设计FPGA的收发电路,进行仿真测试;在硬件方面,通过搭建DSP+FPGA的硬件平台,设计电路图及印制板,实现了数据的转换,完成在PC机上的数据显示.

摘要： 作为一种被广泛使用的通信接口,RS422/485串行接口已经大量应用于各个领域的各类产品中,尤其是在工业和防务应用这些对长距离、低成本、高可靠性有需求的领域,该技术更是占据了主导地位.但同时由于其传输速率较低的缺点,也使得它的应用范围受到了很大的限制.针对这一缺点,对制约RS422/485串行接口传输速率的原因进行了深入分析,并提出了一种提高通讯速率的方法.实验证明,该方法能较大地提高RS422/485串行接口的数据吞吐率.

摘要： 本文选取高分卫星数传系统的高速串行接口技术、高速数据存储及处理技术和多载荷高速数据处理地面测试技术进行专利分析,并深入研究了相关技术水平和技术方向、以及技术发展路线与创新启示等.

摘要： 随着星载研究技术的日益发展,在航天领域出现了利用计算机和单片机组成的主从式多机系统.本文阐述了一种以单片机作为主机并与从机进行RS422总线串行接口通讯的方案设计和软件实现方法.全文介绍了RS422特性、主从通讯的原理以及软件收发时序实现.该方法已应用于星载设备中,具有一定的应用价值.

摘要： SPI接口部件是一个高速的同步输入输出串行接口模块.设计的SPI接口部件使用SPICLK、SPISIMO、SPISOMI、SPISCS[n]四种模式，其移出方向由SPIFMTn. SHIFTDIR位决定，移出的方向对四种数据格式分别配置。本SPI部件向CPU内输出两个中断信号，中断系统由三个寄存器进行控制。它允许一个串行的比特流(具有设定的2～16位宽度)按照设定的速率流入流出设备.该部件用于CPU与外部SPI设备之间进行通信.典型应用中的连接对象包括具有SPI接口的EPROM和AD转换器.具有中断能力,支持DMA机制,在不占用CPU资源的情况下,最高可达66MHz的通信速率,大大提高了工作效率.

摘要： SERDES作为一种串行接口正在逐步代替传统并行接口而成为高速接口技术的主流。详细讨论了采用VERILOG语言并结合FPGA来实现高速串行接口SERDES，不但在数据中增加了CRC校验位，有利于传输中随机错误的检测，而且还增加了时钟比特，有效地克服了源同步设计中数据和时钟的偏斜。SERDES接口的使用有效地提高系统传输带宽，同时也显著地降低了PCB布线难度。实验表明8通道数据位宽8bit的SERDES接口数据传输速率可以达到737．28Mbit/s，并且具有很好的带宽扩展和抗干扰性。

摘要： SDI over IP是指视频、音频实时非压缩信号在电视中心、转播车、演播室、EFP等系统中的全交互、深度处理应用,常简称为信号IP或基带IP.相比文件化制作IP网络,信号IP需要考虑的因素更多.本文中,笔者与大家分享近几年来在信号IP探索过程中,对关键技术的剖析认知,并结合实物案例,探索信号IP化的技术机理、组网特性、使用运维、应急处理等.

摘要： SDI over IP是指视频、音频实时非压缩信号在电视中心、转播车、演播室、EFP等系统中的全交互、深度处理应用,常简称为信号IP或基带IP.相比文件化制作IP网络,信号IP需要考虑的因素更多.本文中,笔者与大家分享近几年来在信号IP探索过程中,对关键技术的剖析认知,并结合实物案例,探索信号IP化的技术机理、组网特性、使用运维、应急处理等.

摘要： SDI over IP是指视频、音频实时非压缩信号在电视中心、转播车、演播室、EFP等系统中的全交互、深度处理应用,常简称为信号IP或基带IP.相比文件化制作IP网络,信号IP需要考虑的因素更多.本文中,笔者与大家分享近几年来在信号IP探索过程中,对关键技术的剖析认知,并结合实物案例,探索信号IP化的技术机理、组网特性、使用运维、应急处理等.

摘要： SDI over IP是指视频、音频实时非压缩信号在电视中心、转播车、演播室、EFP等系统中的全交互、深度处理应用,常简称为信号IP或基带IP.相比文件化制作IP网络,信号IP需要考虑的因素更多.本文中,笔者与大家分享近几年来在信号IP探索过程中,对关键技术的剖析认知,并结合实物案例,探索信号IP化的技术机理、组网特性、使用运维、应急处理等.

摘要： SDI over IP是指视频、音频实时非压缩信号在电视中心、转播车、演播室、EFP等系统中的全交互、深度处理应用,常简称为信号IP或基带IP.相比文件化制作IP网络,信号IP需要考虑的因素更多.本文中,笔者与大家分享近几年来在信号IP探索过程中,对关键技术的剖析认知,并结合实物案例,探索信号IP化的技术机理、组网特性、使用运维、应急处理等.

摘要： 航天器在轨运行过程中由于某种原因,某些部件可能出现故障,通过在轨服务将出现故障的模块进行替换可以使航天器迅速恢复正常运行,实现在轨模块更换则要求被服务航天器采用模块化设计,而即插即用接口设计正是航天器模块化设计的关键.分析了几种常见的航天器总线特点,结合模块化设计需求,提出一种FPGA嵌入式即插即用应用传感器接口模块设计方法:采用可扩展标记语言XML编写描述接口模块的电子数据表单xTEDS,实现星载计算机对新模块的识别,完成星上资源的重新配置,从而为航天器地面快速集成装配和在轨模块更换维修创造良好的条件.

摘要： 一种电连接器(100)，包括至少一个第一导电端子(1)和至少一个第二导电端子(2)，第一导电端子(1)的外表面设有第一电镀层(11)，第二导电端子(2)的外表面设有第二电镀层(21)，第二电镀层(21)的材料与第一电镀层(11)的材料不同。上述电连接器(100)在兼顾抗腐蚀性的同时降低了电镀成本。还公开一种移动终端(200)和一种电连接器(100)的制作方法。

摘要： 本发明提供至少一种串行外围接口控制器、串行外围接口快闪存储器及其存取方法和存取控制方法，其中一种访问方法，用于串行外围接口快闪存储器，其中该串行外围接口快闪存储器包含快闪存储器阵列并支持多个数据流，该访问方法包含：接收流启动指令，用于该多个数据流中的数据流，其中该流启动指令包含该数据流的存取类型及识别码；接收地址信息，其中该地址信息包含该快闪存储器阵列的页面的页面地址及地址指针；以及根据该流启动指令及该页面地址，由该快闪存储器阵列中读取数据至对应于该数据流的流寄存器，或根据该流启动指令，将待写入该快闪存储器阵列的数据储存入对应于该数据流的该流寄存器中。本发明可实现数据流存取的高效操作，并缩短处理时间。

摘要： 本发明涉及一种串行外设接口的兼容设备、串行外设接口及主机设备。串行外设接口的兼容设备包括逻辑运算模块、输入引脚和输出引脚，输出引脚分别连接主机设备的输出端和逻辑运算模块的第一输入端，输入引脚连接逻辑运算模块的第二输入端，且第一输入端和第二输入端均连接高电平，逻辑运算模块的输出端连接主机设备的输入端。逻辑运算模块通过第一输入端连接高电平、第二输入端接收从机设备的从机信号或者第一输入端接收从机信号、第二输入端连接高电平，将从机信号输出至主机设备的输入端。逻辑运算模块还通过主机设备的输出端连接输出引脚，将主机信号输出至输出引脚，从而实现了对三线模式和四线模式的兼容，提高了主机设备的灵活运用性。

摘要： 本发明揭示一种同步串行通信接口的通信方法，该同步串行通信接口的通信方法采用数据帧进行通信，每个数据帧包括开始位、命令区、数据区及校验和，其中命令区用于决定当前数据帧的作用，数据区为根据当前数据帧中的命令发送的数据，校验和为对该数据帧的开始位、命令区及数据区的数据进行校验的校验值，每一帧数据通信结束后，通信双方都明确知道通信过程是否出错，同时读写操作标志由命令字段译码得到，由多个位译码得到读写操作，减少受到干扰产生误操作的概率，从而可以有效解决现有的同步串行通信接口的通信方法中读写标志位及数据字段容易受到电磁干扰而发生突变产生错误的问题。

摘要： 本发明涉及一种串行外围接口主设备,用于通过一个串行外围接口与一种串行外围接口从设备进行通信。所述串行外围接口从设备适合于发送一个请求,该请求指明该串行外围接口从设备需要发送数据。所述串行外围接口主设备适合于从所述串行外围接口从设备接收这样一个发送请求并能够在接收到这种发送请求时在主决策部件的控制下建立数据传输。

摘要： 本发明实施例公开了一种串行外设接口控制方法和串行外设接口控制器，本发明实施例的SPI控制器包括接口电路、寄存器和时序控制逻辑电路，通过寄存器获取可配置的寄存器数值，并以寄存器数值为触发值将指令转换为SPI FLASH需要的时序，SPI控制器的开发人员只需修改寄存器数值就能配置出不同SPI FLASH外接设备需要的时序，从而能够与市场上大多数厂家的SPI FLASH进行数据交换，不再需要为每个厂家的SPI FLASH开发专用的SPI控制器，由此，实现了一种通用的、高兼容的、可配置的SPI控制器。

摘要： 本实用新型涉及一种串行外设接口的兼容设备、串行外设接口及主机设备。串行外设接口的兼容设备包括逻辑运算模块、输入引脚和输出引脚，输出引脚分别连接主机设备的输出端和逻辑运算模块的第一输入端，输入引脚连接逻辑运算模块的第二输入端，且第一输入端和第二输入端均连接高电平，逻辑运算模块的输出端连接主机设备的输入端。逻辑运算模块通过第一输入端连接高电平、第二输入端接收从机设备的从机信号或者第一输入端接收从机信号、第二输入端连接高电平，将从机信号输出至主机设备的输入端。逻辑运算模块还通过主机设备的输出端连接输出引脚，将主机信号输出至输出引脚，实现了对三线模式和四线模式的兼容，提高了主机设备的灵活运用性。

摘要： 本发明涉及一种采用串行外设接口替代同步串行接口的主机设备，该主机设备包括两个串行外设接口SPI，分别为第一SPI1和第二SPI2，所述第一SPI包括第一数据输出接口SPI1MISO、第一数据输入接口SPI1MOSI和第一时钟信号SPI1Clock，所述第二SPI2包括第二帧同步信号输出接口SPI2MOSI和第二时钟信号SPI2Clock，所述第一时钟信号SPI1Clock和第二时钟信号SPI2Clock连接。与现有技术相比，本发明具有仅需增加1个接口就可实现与SSI通讯一模一样的效果等优点。

摘要： 本发明涉及一种采用双串行外设接口实现同步串行接口的从机设备，所述从机设备包括MCU以及设在MCU上的对外接口，该对外接口包括两个串行外设接口SPI，分别为第一串行外设接口SPI1和第二串行外设接口SPI2，所述第一串行外设接口SPI1包括第一数据输出接口SPI1MISO、第一数据输入接口SPI1MOSI和第一时钟输入接口SPI1Clock，所述第二串行外设接口SPI2包括帧同步信号输入接口SPI2CS和第二时钟输入接口SPI2Clock，所述第一时钟输入接口SPI1Clock和第二时钟输入接口SPI2Clock连接。与现有技术相比，本发明具有大大降低了开发成本和移植成本等优点。

摘要： 本申请实施例提供一种高速串行接口以及用于高速串行接口的转换电路，应用于串行接口设备，所述转换电路包括：多个端口数据获取模块，其中，每个端口数据获取模块被配置为：与所述设备的一个端口对应设置，根据本端口的端口配置信息从通过N条物理线路接收的物理线路数据中获取所述本端口的逻辑线路数据；以及逻辑处理模块，被配置为：将通过M个端口数据获取模块得到的M个逻辑线路数据进行逻辑操作，以获得N条逻辑线路中各逻辑线路的接收数据。通过本申请的一些实施例能够实现物理线路到内部逻辑线路的转换从而实现了各端口包括的物理线路可配置，支持端口数量的灵活配置。