• 主题
高级搜索  >
历史搜索 清空历史
首页> 中文期刊> 《微处理机》 >一个3位flash ADC核设计

一个3位flash ADC核设计

         
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

用CMOS反相器作比较器设计了一个3位的高速低功率flash ADC核.该ADC核可以应用到分级型和流水线型结构的ADC中,实现更高的转换位数.该3位ADC核采用Choudhury人提出的编码方案,解决了高速ADC的编码电路问题.采用SMIC的0.35μm/3.3CMOS工艺模型,用Candence软件进行仿真,该3位ADC速度高达2Gsps,在该速度下具有0.56mW的低功率.

著录项

  • 来源
    《微处理机》 |2008年第6期|5-8|共4页
  • 作者

    胡蓉彬; 王继安; 庞世甫; 李威; 朱鹏; 龚敏;

  • 作者单位

    四川大学物理科学与技术学院微电子技术四川省重点实验室;

    成都;

    610064;

    电子科技大学微电子与固体电子学院;

    成都;

    610054;

    四川大学物理科学与技术学院微电子技术四川省重点实验室;

    成都;

    610064;

    成都华微电子系统有限公司;

    成都;

    610041;

    四川大学物理科学与技术学院微电子技术四川省重点实验室;

    成都;

    610064;

    四川大学物理科学与技术学院微电子技术四川省重点实验室;

    成都;

    610064;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 放大器：按作用分;
  • 关键词

    CMOS反相器; 编码电路; PLA电路;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号