GNSS接收机FLASH ADC中比较器的设计

摘要

针对全球卫星导航系统(GNSS)接收机中,模数转换器(ADC)的输入信号含噪声干扰的问题,提出了一种含电平转换的全差分锁存比较器;电路由前置放大级、锁存比较级和输出缓冲级构成。采用全差分输入,提高了抗干扰、抗噪声能力;隔离管将输入电路与比较电路隔离,降低了回踢噪声;在传统锁存电路基础上,增加反馈回路和复位电路,提高了比较器的传输速度;在模拟和数字电路之间增加电平转换电路,减少数字电路功耗。该电路用于GNSS接收机中4 bit并行比较型(Flash)ADC。仿真结果表明,在中国台湾积体电路制造股份有限公司(TSMC)0.18μm互补金属氧化物半导体(CMOS)工艺下,模拟和数字电源电压分别为3.3 V和1.8 V,频率为62 MHz时,比较器输入输出延时为536.339 ps,最大失调电压为18.3 mV,平均功耗为467.4μW。