AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
Altera公司; 存储器接口; 数据速率; FPGA; 性能比; 演示; Quartus; SoC设计;
机译:90纳米FPGA I / O缓冲器设计,源同步系统的数据速率为1.6 Gb / s,外部存储器接口的时钟速率为300 MHz
机译:双数据速率转置存储器架构提高了信号处理系统的性能,功耗和面积
机译:垂直磁记录中高数据速率性能的测量
机译:基于PDN谐振峰值的最差案例数据模式,使用PDN谐振峰值对FPGA DDR4存储器接口信号完整性的电力完整性效应分析
机译:DDR4(双数据速率)DIMM(双线内存模块)的故障树分析
机译:编码/检索翻转:存储器之间的性能和存储器级和关系到本征皮质网络相互作用
机译:自动驾驶舱中的飞行员性能:演示与数据链路应用相关的事件相关Heart211速率响应
机译:双数据速率动态随机访问存储器的输出电路,双数据速率动态随机访问存储器,从双数据速率动态随机访问存储器中锁定数据的方法以及提供数据频点的方法
机译:对于具有双倍数据速率运行动态随机存取存储器(ddr dram)的输出电路,具有双倍数据速率运行动态随机存取存储器(ddr dram)的输出电路,该方法用于从时钟中以两倍数据速率读取数据操作动态随机存取存储器(ddr dram)和提供数据选通信号的方法
机译:用于双数据速率动态随机存取存储器的输出电路,双数据速率动态随机存取存储器,从双数据速率动态随机存取存储器中时钟输出数据的方法以及提供数据选通信号的方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。