一种基于FPGA和DDR4的高带宽多路数据存储读取单元的方法和系统

摘要

本申请实施例中提供了一种基于FPGA和DDR4的高带宽多路数据存储读取单元的方法和系统，将传统的各种复杂需求的视频输入和输出显示逻辑,简化抽象为了FPGA多路数据接入单元，FPGA多路数据提取单元和FPGA多路数据矩阵配置单元，本申请中的FPGA多路数据矩阵配置单元具有多通道大数据传输量的特点以及逻辑设计上不易受外部复杂需求变动的影响,可以快速高效的定制各种复杂的视频控制显示场景,有很好的通用性，并具有很高的数据通道传输效率，有效满足8路～16路以上多路高带宽视频流的存储和读取。