基于FPGA的10M/100M以太网控制器的设计

摘要

介绍了一种10M/100M以太网控制器的实现方法,该控制器以FIFO作为帧缓存,通过程序设计实现10M/100M自适应,设计中采用WS接口,提高了设计的灵活行,可以实现与其他SOC的互连[1],该设计采用VerilogHDL硬件描述语言编程,基于ISE开发环境,在Xilinx公司的Spartan-Ⅲ系列FPGA XC3S1000-4-FT256C上实现。