退出
我的积分:
中文文献批量获取
外文文献批量获取
赵江华; 吴建军; 邹雪城; 邹连英; 何莹;
华中科技大学图像信息处理与智能控制重点实验室;
华中科技大学电子科学与技术系;
武汉群茂科技公司;
Verilog语言; 测试台; 行为级; 以太网协议;
机译:我的特殊IC生产!Averilog HDL 8 Verilog HDL的RTL描述简介
机译:掌握基于HDL描述的设计方法:实验中的逻辑电路设计研究 - 连接第三次HDL描述和CPLD①的终端
机译:基于Verilog HDL的基于FPGA的面积优化AES的设计和验证
机译:基于Verilog HDL的9位UART模块的设计
机译:在Altera MAX Plus II开发环境下,使用Verilog HDL测试基于嵌入式内核的时序电路的实现。
机译:设计模块—简单临床测试的描述
机译:利用FpGa上的Verilog HDL实现高速故障注入工具,用于测试容错设计
机译:基于模块化,多链路,航天器的机器人机械手的演化设计,集成和测试。
机译:通过Verilog HDL描述来实现IEC 61131-3控制规范的方法,以对集成电路实现的控制逻辑配置进行建模,仿真和综合
机译:通过Verilog HDL实施IEC 61131-3控制规范的方法,用于集成电路实现的控制逻辑配置的建模,模拟和综合描述
机译:在FPGA设备上实现IEC 61131-3控制规范的方法,作为仿真建模和仿真的Verilog HDL描述
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。