低电压高线性5GHz折叠式低噪声放大器电路设计

摘要

采用0.18um CMOS工艺设计了一种低电压折叠级联式低噪声放大器电路。该电路工作频率为5GHz,通过改进传统的折叠式低噪声放大器结构,以及在栅极合理加上电感,整个电路的性能得到了改善。实验表明,电路能实现增益17.4d B,输入反射系数S11为-15.1 d B,反向隔离S12为-25.3 d B,噪声系数NF为1.2d B,三阶输入交调点IIP3为-3.8d Bm。在0.6V的电源供电情况下,直流功耗为7MW。