基于FPGA的NAND闪存控制器的设计与验证

摘要

为解决NAND闪存控制器的构架设计和硬件测试问题,提出了一种NAND闪存控制器的设计方案,搭建了基于上位机控制的高效硬件测试平台。该构架基于ZYNQ软核,通过GPIO总线将来自上位机的操作命令和数据传输给控制器,然后控制器产生控制信号给芯片;该测试平台基于ONFI 3. 2协议,利用LDO实现Vcc和Vccq的电压开启要求,达到Flash芯片开启条件。在充分仿真验证控制器时序、功能的基础上,利用搭建的硬件测试平台进行板级验证。最终结果表明,所提方案能够满足NAND闪存驱动控制要求。