DDR3控制器的结构设计与FPGA验证

摘要

随着游戏、动画、高清视频等需求的快速增长,用于图形图像处理的SoC芯片的数据处理能力越来越强,对片外存储性能的需求也越来越大.具有大容量,高速率的DDR3SDRAM芯片已经成为目前片外存储的首选.为了实现对SDRAM芯片稳定、高速的访问,控制器不仅需要良好的仲裁和调度机制,还需要全定制的物理接口(PHY)和必要的校准功能.本文基于上述考虑,提出一种高效的DDR3控制器结构,并在XILINX FPGA VERTEX-7上实现了PHY的设计.根据项目的使用情况汇总,文中提出的DDR3控制器结构简洁,性能较强,具有丰富的调试接口,满足最高DDR3-1600的性能需求.