一种基于FPGA的DDR3多通道读写控制器及控制方法

摘要

本发明公开了一种基于FPGA的DDR3多通道读写控制器及控制方法，DDR3的多通道读写由FPGA实现，控制器包括多组数据写通道、多组数据读通道、读写控制状态机和DDR3芯片控制器。其中多组数据的写通道和读通道分别由异步的写地址FIFO、读地址FIFO和数据FIFO组成；读写控制模块轮询处理各通道的读写请求，并依据各通道状态动态改变每次处理的地址请求个数，通过DDR3芯片控制器依据各通道的优先级对DDR3芯片进行数据的读、写操作。采用这种控制方法的DDR3读写控制器能实现对DDR3芯片的多通道实时访问。