自动化门控时钟低功耗设计方法

摘要

随着芯片晶体管数量的增加和工作频率的提高，当超过一定限度时，芯片功耗会成为一个严重的问题。通过在芯片上实现关闭一部分未使用逻辑，可以极大的节省功耗。关闭设计中未使用逻辑的时钟可以做到这一点。而确定哪个部分的时钟什么时候可以关闭需要详细的分析设计。Power Compiler工具能够自动完成特定逻辑结构的这种分析过程。为了降低设计功耗，本文介绍了使用一种自动化工具来实现门控时钟的方法。Synopsys的Pow-er Compiler用来在设计中自动插入门控时钟电路。在本文中，我们将讨论在设计方法中如何分析风险因素和门控时钟的变化来实现电源优化设计方法。