退出
我的积分:
中文文献批量获取
外文文献批量获取
祁晓磊; 蔡学良; 孙德玮;
合肥电子工程学院,合肥,230037;
FPGA; Verilog HDL; EDA; 硬件描述语言;
机译:Verilog导线互连的静态一致性检查使用相关类型检查Verilog描述的完整性
机译:GCC2Verilog编译器工具集,用于将C编程语言完全转换为Verilog HDL
机译:基于FPGA设计的Verilog门级代码的硬度分析与仪表
机译:优化FPGA设计以进行实时视频内容分析。
机译:答复Risk and Zhu:混合效应建模是通过重复测量进行遗传力分析的一种原则方法
机译:使用可延展算法进行节能FPGA设计的方法论⋆
机译:VsIpL ++ / FpGa设计方法
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
机译:FPGA设计辅助系统,FPGA设计辅助方法和FPGA设计辅助程序
机译:FPGA设计支持系统和FPGA设计支持方法以及FPGA设计支持程序
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。