退出
我的积分:
中文文献批量获取
外文文献批量获取
王东; 陈岚; 柳臻朝; 冯燕;
中国科学院微电子研究所;
DAC; IP核; 物理模型; 时序模型;
机译:基于65 nm CMOS工艺的具有时序偏移自校准的快速锁定延迟锁定环的设计
机译:基于0.13μm低功耗CMOS工艺的10位1.2V 100MSPS D / A IP内核的设计和验证
机译:人形机器人运动建模基于时序数据使用内核PCA和高斯工艺动态模型
机译:采用65nm CMOS工艺的低成本三通道10位250MHz DAC IP
机译:适用于ZigBee应用的40nm CMOS单端开关电容器谐波抑制功率放大器。
机译:使用CMOS工艺的微机械磁传感器的建模和制造无需任何后处理
机译:在40nm CMOS中采用接近阈值时序误差屏蔽的32位ARM Cortex M0消除设计裕量
机译:交互式DIpole-DIpole电阻率和任意二维结构的Ip建模(Ip2D用户指南和文档)
机译:基于处理器生成时序信号的装置和方法,以及使用该时序器的CMOS图像传感器
机译:在时序分析过程中建模和采用CMOS栅极压摆和与输出负载相关的引脚电容的方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。