WLAN产品中低噪声时钟产生电路设计技巧

摘要

WLAN产品中的低噪声时钟产生电路主要通过锁相环(PLL)来实现的,对PLL从线性系统角度进行分析与推导,给出一种从实践中总结出的优化环路参数的方法-噪声贡献分析法,通过噪声贡献大小有针对性地对PLL系统中各模块的参数进行优化,从而实现低噪声目标.通过在TSMC 65 nm工艺流片和测试,时钟的RMS噪声小于5 ps,总功耗小于6 mW,面积0.25 mm2,达到行业较好水平.