Syracuse University.;
机译:纳米CMOS VLSI系统的待机漏电降低技术
机译:用于待机泄漏功率降低的有效电路设计方法
机译:基于改进的SOI CMOS技术的电路技术可有效减少待机亚阈值泄漏
机译:降低待机功耗的面积有效的选择性多阈值CMOS设计方法
机译:一种新颖的动态功率截止技术(DPCT),用于降低深亚微米VLSI CMOS电路中的有源泄漏。
机译:新方法以确定标准细胞库设计中泄漏功率的方法
机译:面积有效的选择性多阈值CMOS设计方法,可降低待机功耗