Rutgers The State University of New Jersey - New Brunswick.;
机译:纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
机译:使用增强型混合电源门控结构的待机和动态功耗最小化,用于深亚微米CMOS VLSI
机译:利用延迟功率门控深亚微米VLSI电路泄漏功率降低
机译:一种新颖的动态功率截止技术(DPCT),用于减少深亚微米CMOS电路中的有源泄漏
机译:一种通过动态运行时算法降低CMOS VLSI电路功耗的技术。
机译:用于亚微米像素的45 nm堆叠式CMOS图像传感器处理技术
机译:用于VLSI应用的深亚微米技术中的漏电降低技术