AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:用于VLSI应用的深亚微米技术中的漏电降低技术
Priya M.Geetha; Baskaran K.; Krishnaveni D.;
机译:利用延迟功率门控深亚微米VLSI电路泄漏功率降低
机译:纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
机译:新型基于PP的9T SRAM单元在深亚微米技术下使用N曲线的稳定性和泄漏分析,用于多媒体应用
机译:VLSI应用中深度亚微米技术中的漏功率降低技术
机译:一种新颖的动态功率截止技术(DPCT),用于降低深亚微米VLSI CMOS电路中的有源泄漏。
机译:VLSI技术中高K材料的新兴应用
机译:深度亚微米CMOS技术的SRAM待泄漏减少技术研究
机译:用于深亚微米CMOS技术的模拟和RF应用的耐高压ESD设计
机译:适用于深亚微米CMOS技术中模拟和RF应用的耐高压ESD设计
机译:用于高耐压应用的深亚微米CMOS技术中的ESD植入
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。