非均匀掺杂源漏区MOSFET源/漏电阻的研究

摘要

随着现代集成电路技术的发展，半导体制造技术的不断进步，提高MOSFET器件性能成为现在阶段的迫切需求。由于半导体器件制造工艺技术不断的进步与变革，器件的尺寸从微米级发展至纳米级，从而集成电路的集成度也不断提高。MOSFET器件特征尺寸减小到纳米级尺寸的领域，导致载流子迁移率会减小，从而源/漏电阻会增大，这样造成MOSFET器件的驱动电流出现严重的退化。MOSFET器件的物理尺寸变小，相应地器件的有效沟道长度会缩短，然而有效沟道长度是影响其电学特性的重要参数之一。有效沟道长度缩小会带来短沟道效应，而且影响器件的导通电流和开关特性等电学特性。由于沟道长度不能按尺寸同比例缩小，在不会带来短沟道效应的情况下，控制源漏区电阻成为提高器件性能的重要因素。
　　本文主要分析了MOSFET源/漏电阻的研究意义。为了提高器件的特性，减小源/漏电阻，源漏区采用非均匀掺杂方式。对于均匀掺杂源漏区MOSFET源/漏电阻的研究，主要介绍了两种研究方法:提取法和建模法。提取法主要介绍了沟道电阻法（CRM），分析沟道电阻法的原理及提取方法。建模法主要有数值法、解析法和半解析法，分别介绍了三种方法的优缺点，并且举例说明了三种建模方法的适用性。通过研究均匀掺杂源漏区MOSFET源/漏电阻的建模方法，采用数值建模法对非均匀掺杂源漏区MOSFET源/漏电阻的研究更有效，这种方法可以借助计算机辅助软件计算，虽然没有确切的解析表达式，但解决实际问题更快捷方便。
　　基于目前已有的研究方法，提出基于数值建模法的非均匀掺杂源漏区MOSFET源/漏电阻模型。主要研究两种非均匀掺杂源漏区MOSFET器件，一种是高斯掺杂源漏区MOSFET，另一种是加硅化物高斯掺杂源漏区MOSFET。依据半导体物理特性分析，采用数值建模中差分模型对源漏区电势进行近似求解。源漏区垂直方向掺杂浓度符合高斯函数分布，水平方向的浓度值是不变的。由于源漏区垂直方向浓度值符合高斯函数分布梯度，所以源漏区电子和空穴存在漂移运动和扩散运动。根据基本的漂移扩散理论，可以得出源漏区电势满足的偏微分方程，利用差分法求解偏微分方程。载流子在y方向具有扩散和漂移运动，x方向没有载流子运动，可以在源漏区选取一个截面对其电流密度积分，可以得到源漏区的导通电流。在漏极和叠栅之间外加电压，利用MATLAB程序可以求解出源/漏电阻值。
　　为了验证该模型的正确性，利用SILVACO仿真提取非均匀掺杂源漏区MOSFET源/漏电阻。通过大量数据对比，差分模型计算的结果与SILVACO提取误差较小。影响非均匀掺杂源漏区MOSFET源/漏电阻的主要因素:高斯掺杂的峰值浓度，高斯分布的偏差，源漏区结深，导电沟道距离电极的长度。对加硅化物高斯掺杂源漏区MOSFET源/漏电阻进行分析，发现高斯分布的偏差对源/漏电阻影响比较小，而硅化物浓度对高斯掺杂源漏区MOSFET源/漏电阻影响很大，这样对非均匀掺杂源漏区研究更深入理解。

目录

声明

摘要

第一章 绪论

1．1 MOSFET简介

1．2 MOSFET源／漏电阻研究意义

1．3 MOSFET源／漏电阻研究现状

1．4 本文的工作

第二章 源／漏电阻的研究方法

2．1 源／漏电阻的提取方法

2．2 源／漏电阻的建模方法

2．2．1 数值计算法

2．2．2 解析法

2．2．3 半解析法

2．3 本章小结

第三章 基于数值建模法的非均匀掺杂源漏区MOSFET源／漏电阻模型解析

3．1 源／漏区物理模型的建立

3．2 源／漏区电阻模型的建立

3．3 数值计算源／漏电阻的算法实现

3．3．1 漏区电势数值计算方法

3．3．2 漏区电流数值计算方法

3．4 本章小结

第四章 基于数值建模法的非均匀掺杂源漏区MOSFET源／漏电阻模型验证

4．1 ATLAS器件仿真流程及原理

4．1．1 ATLAS器件仿真流程

4．1．2 沟道电阻法提取源／漏电阻

4．2 高斯掺杂源／漏电阻的验证与分析

4．3 加硅化物高斯掺杂源／漏电阻的验证与分析

4．4 本章小结

第五章 总结与展望

5．1 总结

5．2 展望

参考文献

致谢

参与的科研项目