首页> 中文学位 >FPGA中边界扫描电路的设计
【6h】

FPGA中边界扫描电路的设计

代理获取

目录

文摘

英文文摘

声明

第一章 引言

1.1现场可编程门阵列FPGA的概述

1.1.1 FPGA的简介

1.1.2 FPGA的国内外研究现状

1.1.3 FPGA的发展动向

1.2课题的提出

1.2.1课题背景及意义

1.2.2边界扫描技术的国内外发展现状

1.3论文主要内容

第二章边界扫描技术

2.1边界扫描技术的基本思想

2.2边界扫描设计硬件的结构和功能简介

2.2.1测试存取端口

2.2.2 TAP控制器

2.2.3指令寄存器

2.2.4数据寄存器

2.3边界扫描的测试类型、测试方法及工作方式

2.4边界扫描技术的特点与优势

2.5本章小结

第三章FPGA中边界扫描电路的设计

3.1测试存取端口

3.2测试逻辑结构和设计

3.2.1 TAP控制器的设计

3.2.2指令寄存器的设计

3.2.3数据寄存器的设计

3.2.4 TDO驱动器

3.2.5 JTAG模块整体电路图

3.3仿真验证

3.3.1功能仿真与分析

3.3.2时序仿真验证

3.4本章小结

第四章 JTAG在FPGA中相关应用的验证

4.1 FPGA边界扫描的仿真验证

4.1.1 BYPASS功能验证

4.1.2 IDCODE/USECODE功能验证

4.1.3边界扫描工作模式功能验证

4.2利用边界扫描(JTAG)实现FPGA的配置和回读

4.2.1 FPGA的配置与编程

4.2.2利用边界扫描(JTAG)实现FPGA的回读

4.3本章小结

第五章结论

5.1工作总结

5.2项目展望

致谢

参考文献

攻硕期间取得的研究成果

展开▼

摘要

FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列。作为专用集成电路(ASIC)领域中的一种半定制电路产品,它既解决了定制电路的不足,又避免了原有可编程逻辑器件门电路资源有限的缺点。因此,FPGA的应用越来越广泛。但是随着FPGA规模的增大、封装的减小,其开发和应用的测试难度越来越大。边界扫描技术解决了这个问题,它是一种将可测性直接设计到硅片里的技术,支持系统级、板级和芯片级的测试,并已标准化,定义为IEEE1149.1标准,即JTAG。 本文中涉及的边界扫描电路是FPGA必不可少的一个模块,它在芯片内部功能电路的周围增加部分寄存器单元和控制电路,通过对个别引脚的逻辑控制完成对芯片内部的功能测试或外部互连测试。与普通的边界扫描电路相比,它有更多的功能和更高的要求。它要求能够完成如下的用户需求:能够实现电路故障的检查;能够通过边界扫描模块配置并启动FPGA;允许用户通过边界扫描电路随时对FPGA内任意一个CLB、CLB中的LUT/触发器、IOB或者BRAM块的配置数据进行回读检查。 本文是关于FPGA中边界扫描电路的设计和实现,课题来源于成都华微电子系统有限公司可编程逻辑器件项目中的子项目,研究目的是设计出应用于FPGA中的边界扫描电路,以实现前文所提到的电路检查、配置、回读等功能。本文首先研究了边界扫描技术的基本理论和 Virtex-E系列的FPGA的配置与回读规律,进而设计了工艺水平0.18μm、核心电压1.8V的FPGA芯片中的边界扫描电路,并在此基础上,结合JTAG电路对FPGA芯片进行了整体仿真验证。JTAG电路能够满足所需要的各个要求,达到国外同类产品的相应指标。 在FPGA中嵌入边界扫描电路,一方面提高了芯片的可靠性,可由用户对FPGA内部功能、外部连线等进行检查;另一方面完备了FPGA自身的功能,使项目设计的芯片与国际先进水平接轨,对开发功能全面的、高品质的具有中国自主知识产权的FPGA芯片具有积极意义。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号