应用于FPGA芯片的边界扫描电路

摘要

针对在FPGA芯片中的应用特点,设计了一种边界扫描电路,应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现,兼顾芯片功能的测试;同时,加入了器件编程功能。在电路设计中采用单触发器链寄存器技术,节省芯片面积。版图设计采用0.6μm标准CMOS工艺,并实际嵌入FPGA芯片中进行流片。该电路可实现测试、编程功能,并符合IEEE1149.1边界扫描标准的规定,测试结果达到设计要求。