基于0.18um技术的晶格位错造成的芯片失效分析与解决方案

摘要

当今世界,各种电子产品层出不穷,例如性能不断增加的手机,更加便捷的平板电脑。在这些不断更新的电子产品中,集成电路作为其中的重要组成部分,起着不可忽视的作用。而产品的高良率又是集成电路产业中的重要一环。
　　本文的课题是针对一款基于0.18微米逻辑工艺的电源管理器芯片如何提高良率而作的研究。由于0.18微米逻辑工艺已经非常成熟,所以预期该产品会得到较好的良率。但是最终的测试结果却是该产品的良率仅为19％,其主要失效的测试项为静态漏电流(Idd off)。
　　为了探求真因,提高良率,文章探讨了如何利用各种芯片失效分析手段以及合理的实验设计使该款芯片达到理想的良率。在进行芯片失效分析的方法后发现有源区边缘具有大量的晶格位错。在通过合理的实验及分析后本文提出了通过将该产品工艺中原有的厚栅氧层湿氧化法改为干氧化法的方法,消除了有源区的大量晶格位错,减小了静态漏电流从而大幅度的提高了芯片的良率。
　　通过该课题的研究发现虽然0.18微米逻辑工艺已经相当成熟,但不同产品间的细微差异,依然有可能造成意想不到的失效,所以对每个产品来说都要关注于它们的独特性,以达到产品所需的高良率。

目录

封面

声明

中文摘要

英文摘要

目录

图 录

表 录

第一章 绪 论

1.1 集成电路发展概述

1.2 0.18um 工艺概述

1.3 本文的研究背景及主要内容

第二章 0.18um 电源管理器漏电流失效分析

2.1 电源管理器的结构分析

2.2 漏电流失效现象与分析

2.2.1 漏电流失效现象

2.2.2 FA 分析

2.3 失效机理分析

2.3.1 有源区边缘形貌机理分析

2.3.2 有源区边缘位错机理分析

小结

第三章 STI 边缘栅氧层厚度优化控制

3.1 实验设计

3.2 实验结果与分析

3.3 小结

第四章 厚栅氧诱导位错优化控制

4.1 实验设计

4.2 实验结果与讨论

4.3 小结

第五章 可靠性测试

第六章 结束语

参考文献

读学位期间发表的学术论文