一个用于TFT-LCD时序控制的锁相环时钟倍频器的设计

摘要

本文设计了一个用于TFT-LCD时序控制的锁相环时钟倍频器。作为TFT-LCD时序控制器(Timing Controller)设计项目中的一个IP主要为TFT-LCD时序控制器中低压差分信号(LVDS)接口提供3.5倍频的时钟信号。本锁相环采用电荷泵锁相环结构，其输出信号占空比为50％，输出频率范围为87.5～315MHz，适用于输入频率25～90MHz各种TFT-LCD时序控制的要求。设计采用了“自项向下”的设计方法。 1.从锁相技术基本理论出发，利用锁相环数学模型，推导了锁相环二阶线性模型的暂态响应；并对锁相环三阶系统的稳定性做出了详细分析与验证；同时对锁相环环路噪声进行了分析，对于环形压控振荡器的相位噪声模型进行了研究，推导了几种振荡器噪声模型，在此基础上提出了对电路设计有指导意义的约束条件。 2.依据设计指标确定了系统结构和环路参数。利用数学工具Matlab和VerilogA语言，分别设计了锁相环系统的数学模型和行为级模型；并对环路参数进行了优化。 3.在此基础上，对锁相环各模块进行了详细的晶体管级电路设计和仿真，包括鉴频鉴相器、电荷泵、分频器、压控振荡器和电流基准源；对模块组成的系统进行了整体仿真，从仿真结果可以看出，各个模块以及整体锁相环电路的设计都达到了设计指标；整个设计是在特许Chartered 0.35μm 3.3V 2P4MCMOS工艺下设计完成。 4.完成了版图的绘制与验证工作。 本文的研究成果对锁相环电路中的系统级设计与各个模块级设计，尤其对振荡器相位噪声的分析与电荷泵的设计有很好的指导意义和参考价值。

目录

文摘

英文文摘

声明

第一章绪论

1.1锁相环技术的发展

1.2时钟倍频器在高速串行数据传输中的应用

1.3论文主要内容和贡献

1.4论文结构

第二章TFT-LCD时序控制介绍

2.1时序控制器的结构

2.2 LVDS驱动器的基本原理

2.3小结

第三章锁相环概述

3.1锁相环基本原理

3.1.1鉴频鉴相器(PFD)

3.1.2电荷泵(CP)

3.1.3环路滤波器(LF)

3.1.4压控振荡器(VCO)

3.1.5分频器

3.2锁相环线性模型分析

3.2.1锁相环暂态分析

3.2.2锁相环稳定性分析

3.4锁相环系统噪声特性

3.4.1相位噪声基础

3.4.2 VCO相位噪声理论与模型

3.4.3锁相环系统噪声分析

3.5小结

第四章锁相环系统级分析与设计

4.1设计流程

4.2系统整体结构

4.3锁相环系统级模型

4.4小结

第五章锁相环电路设计与仿真

5.1鉴频鉴相器的设计

5.2电荷泵的设计

5.3分频器的设计

5.4压控振荡器的设计

5.4.1单端延迟单元

5.4.2差分延迟单元

5.4.3本设计的压控振荡器

5.5基准电流源的设计

5.6 PLL整体电路的仿真

5.7小结

第六章锁相环版图设计

6.1版图设计的基本考虑

6.2锁相环版图与验证

6.3小结

第七章总结与展望

7.1总结

7.2展望

附录 锁相环的VerilogA行为级模型源程序

参考文献

作者在攻读硕士学位期间公开发表的论文

致 谢